1 雙通道14-Bit(理論值)125/105/80/65MHz(可選)高速數(shù)據(jù)轉(zhuǎn)換;(和12-Bit兼容);
2 標(biāo)準(zhǔn)的TechV總線接口,可以同Techv系列CPU板配套使用;
3 FPGA緩沖數(shù)據(jù),內(nèi)部構(gòu)建512/1k/2k/4k的大小可選FIFO緩沖,可選擇加入算法;
4 輸入范圍 差分2Vp-p;
5 兩種可選擇數(shù)據(jù)格式(偏移二進(jìn)制或二進(jìn)制補碼);
6 兩種觸發(fā)模式:內(nèi)部觸發(fā)(時鐘自動觸發(fā)、電平觸發(fā))、外部觸發(fā);
7 內(nèi)部觸發(fā):觸發(fā)電平可手動調(diào)節(jié);
8 時鐘選擇:內(nèi)部時鐘、外部同步時鐘;
9 時鐘同步輸出;
10 提供配合TechV-6713用樣例程序。
|